本公开的示例实施例涉及存储器件。
背景技术:
1、半导体存储器件可以包括易失性存储器件和非易失性存储器件,在易失性存储器件中,在切断对其的供电时,存储的数据被破坏,非易失性存储器件即使在切断对其的供电时也可以保留存储的数据。根据存储数据的方法,易失性存储器件可以包括使用锁存器存储数据的静态随机存取存储器(sram)、使用电容器数据存储数据的动态随机存取存储器(dram)等。因为由于sram与dram相比具有低的集成密度,故sram可以具有小的存储容量,所以sram的外围电路的配置可以被简化,并且sram可以高速操作,使得sram可以主要用作控制器的高速缓冲存储器。近来,随着半导体工艺的数量的增加,对诸如静态噪声裕量、写入裕量和感测裕量的特性的需求和分散也增加了,这可能降低存储器件的操作稳定性。
技术实现思路
1、本公开的示例实施例提供了一种存储器件,该存储器件可以提高写入操作的速度,并且可以降低写入操作期间的功耗。
2、根据本公开的示例实施例,一种存储器件包括:位单元阵列,所述位单元阵列包括被配置为从第一辅助线路接收单元电源电压的多个位单元;写入驱动器,所述写入驱动器与所述位单元阵列连接,使得所述多个位单元包括在所述位单元阵列的列方向上与所述写入驱动器间隔开的第一位单元和在所述列方向上与所述写入驱动器相邻的第二位单元,所述写入驱动器被配置为在写入操作期间向在所述列方向上延伸的位线施加与写入数据相对应的位线电压;以及写入辅助电路,所述写入辅助电路与所述第一辅助线路和平行于所述第一辅助线路延伸的第二辅助线路连接,并且被配置为至少对于所述第一位单元降低所述单元电源电压的电平,其中,所述存储器件被配置为使得所述单元电源电压通过所述第二辅助线路供应到所述第一辅助线路,并且使得所述单元电源电压通过所述第一辅助线路顺序地供应到所述第一位单元和所述第二位单元。
3、根据本公开的示例实施例,一种存储器件包括:位单元阵列,所述位单元阵列包括多个位单元;位单元虚设阵列,所述位单元虚设阵列位于所述位单元阵列的一侧;写入驱动器,所述写入驱动器位于所述位单元阵列的与所述位单元虚设阵列相对的一侧,所述写入驱动器被配置为在写入操作期间向在所述位单元阵列的列方向上延伸的位线施加与写入数据相对应的位线电压;以及写入辅助电路,所述写入辅助电路与第一辅助线路和第二辅助线路连接,所述第一辅助线路被配置为向所述多个位单元供应单元电源电压,并且所述第二辅助线路在所述位单元虚设阵列中与所述第一辅助线路连接,并且被配置为向所述第一辅助线路传送所述单元电源电压。
4、根据本公开的示例实施例,一种存储器件包括:位单元阵列,所述位单元阵列包括多个位单元;多条位线,所述多条位线位于所述位单元阵列上的下辅助线路层中,并且被配置为在所述位单元阵列的列方向上延伸;多条第一辅助线路,所述多条第一辅助线路位于所述下辅助线路层中并且与所述多条位线平行地延伸,并且被配置为向所述多个位单元施加单元电源电压;多条第二辅助线路,所述多条第二辅助线路位于所述下辅助线路层上的上辅助线路层中并且与所述多条第一辅助线路平行,并且在位于所述位单元阵列一侧的位单元虚设阵列中与所述多条第一辅助线路连接,使得施加位线电压的方向和施加所述单元电源电压的方向彼此相反。
1.一种存储器件,所述存储器件包括:
2.根据权利要求1所述的存储器件,其中,所述写入辅助电路被配置为对于所述多个位单元中的一部分位单元降低所述单元电源电压的所述电平。
3.根据权利要求2所述的存储器件,其中,向所述第二位单元供应的所述单元电源电压的电平与向与所述第二位单元相邻的另一位单元供应的所述单元电源电压的电平相同。
4.根据权利要求1所述的存储器件,其中,所述第二辅助线路位于所述第一辅助线路上。
5.根据权利要求1所述的存储器件,所述存储器件还包括:
6.根据权利要求1所述的存储器件,其中,施加所述位线电压的方向和施加所述单元电源电压的方向彼此相反。
7.根据权利要求1所述的存储器件,所述存储器件还包括:
8.根据权利要求7所述的存储器件,其中,所述复位升压晶体管在所述写入操作的第一时段中关断,并且所述复位升压晶体管在所述第一时段之后的第二时段中导通。
9.根据权利要求8所述的存储器件,其中,在所述第一时段中,所述写入辅助电路降低所述单元电源电压的所述电平。
10.根据权利要求1所述的存储器件,其中,所述第一辅助线路的端部和所述第二辅助线路的端部彼此连接。
11.根据权利要求1所述的存储器件,其中,向所述第一位单元供应的所述单元电源电压的所述电平低于向所述第二位单元供应的所述单元电源电压的电平。
12.根据权利要求1所述的存储器件,其中,
13.根据权利要求1所述的存储器件,其中,在向所述第一位单元供应的所述单元电源电压的所述电平具有最小值的时间点之后,向所述第二位单元供应的所述单元电源电压的所述电平具有最小值。
14.一种存储器件,所述存储器件包括:
15.根据权利要求14所述的存储器件,其中,所述多个位单元均为包括两个上拉晶体管、两个下拉晶体管和两个通栅晶体管的易失性存储单元。
16.根据权利要求14所述的存储器件,其中,
17.根据权利要求16所述的存储器件,其中,当所述写入辅助使能信号被设置为所述高电平时,所述第二辅助线路被放电。
18.根据权利要求14所述的存储器件,其中,所述第二辅助线路与所述多个位单元中的至少一者连接。
19.根据权利要求14所述的存储器件,其中,
20.一种存储器件,所述存储器件包括: