专利名称：：修正运算电路的制作方法
技术领域：
：本发明涉及一种修正电路，其利用存储每隔与规定的高位相应的规定间隔的输入数据所对应的修正数据的查找表，得到修正后的数据。
背景技术：
：以往，在对影像信号进行显示时，根据伽马曲线来进行伽马修正。而且，在利用该伽马曲线的修正中，利用了查找表。在利用査找表的情况下，若存储对应于输入数据的全部的修正数据则容量变得非常庞大。因此，在查找表中，存储针对按规定间隔的输入数据的修正数据。由此，在存储了针对于输入的修正数据的情况下，将该数据读出并输出即可，在没有存储的情况下，进行插值运算，得到伽马修正后的影像数据。因此，需要从査找表对于一个输入数据输出相邻的两个修正数据。因此，对于一个输入数据，生成两个地址，输出相邻的修正数据。例如，输入数据有8位，在查找表中存储有高5位的输入数据所对应的修正数据。在这种情况下，生成与输入数据的高5位对应的地址1和与高5位的值+1对应的地址2这两个地址，从査找表中输出这两个地址的修正数据。因此，作为査找表，利用同时指定两个地址从而得到两个输出数据的双端口存储器。专利文献l:特开2005—323137号公报但是，双端口存储器需要用于同时进行访问的电路，存在查找表的面积变大的问题。
发明内容本发明的修正运算电路的特征在于，具有查找表，其存储每隔与规定的高位相应的规定间隔的输入数据所对应的修正数据，具有对输入数据所对应的修正数据进行交替存储的多个单端口的分割查找表；地址生成部，其根据输入数据，生成针对对应的多个分割査找表的地址；和插值运算部，其针对根据生成的地址从多个分割查找表读出的读出数据，利用输入数据的低位进行插值运算。另外，优选所述查找表包括两个分割查找表，即存储第奇数个修正数据的第一查找表、和存储第偶数个修正数据的第二查找表，所述地址生成部，根据所述低位的大小来改变第一查找表和第二查找表的读出地址，使二者相同或不同。另外，优选所述输入数据是影像数据，在插值运算部中得到伽马修正后的影像数据。(发明效果)如上所述，根据本发明，因为利用了单端口的查找表，能够得到整体面积小且效率高的修正运算电路。图l是表示系统整体构成的图。图2是表示伽马修正电路的构成的图。图3是表示查找表的内容的图。图4是表示其他伽马修正电路的构成例的图。图5是表示査找表的内容的图。符号说明IO—调谐器12—A/D转换器；14一数字影像转换电路；16—伽马修正电路；18—显示面板；20—地址生成部；22—査找表；24—插值运算部；26—插值系数生成部。具体实施例方式下面，对于本发明的实施方式，根据附图进行说明。图1是表示系统整体构成的图。用天线接收电视广播，在调谐器10中对接收波进行接收处理，得到模拟影像信号。模拟影像信号通过A/D转换器12转换为数字影像信号，并提供给数字影像转换电路14。在该数字影像转换电路14中，除了进行转换为用于提供给显示面板的数据的处理之外，还进行对比度、亮度、颜色平衡等的各种处理。然后，数字影像转换电路14的输出被提供给伽马修正电路16。在伽马修正电路16中，按照观看显示面板的显示的观众能识别出正确的灰度的方式，对供给的影像数据进行伽马修正。伽马修正电路16的输出被提供给显示面板18，并在其上进行显示。图2表示伽马修正电路16的结构。数字影像转换电路14的输出即影像数据(输入数据)，被提供给地址生成部20。地址生成部20，根据输入数据生成两个地址数据(地址1、地址2)。然后，该地址1、地址2被提供给査找表22。查找表22具有第一LUT22a和第二LUT22b作为分割查找表，地址1被提供给第一LUT22a，地址2被提供给第二LUT22b。然后，作为第一和第二LUT22a、22b的输出的两个修正数据被提供给插值运算部24。并且，输入数据还被提供给插值系数生成部26。该插值系数生成部26，根据输入数据的低位的值来生成插值系数并将其提供给伽马修正电路16。修正运算部24，根据从査找表22供给的两个修正数据和从插值系数生成部26供给的插值系数进行插值运算，输出插值后的数据。图3表示存储在查找表22的修正数据。设输入数据是8位数据，高5位数据所对应的修正数据存储在查找表22中。在此例中，输入数据的0、4、8、12、…、252所对应的64个修正数据rl、r2、r3、…、r63存储在査找表22中。这里，图中用參表示的0、8、…等输入所对应的r0、r2、…等第偶数个修正数据存储在第一LUT22a中，图中用O表示的4、12、…等输入所对应的rl、。、…等第奇数个修正数据存储在第二LUT22b中。即，在第一LUT22a的地址0、1、2、…、31中存储r0、r2、r4、…、r62;在第二LUT22b的地址0、1、2、…、31中存储rl、r3、r5、…、r63。这里，在插值运算时，需要隔着输入数据的两个数据所对应的两个修正数据。因此，地址生成部20针对输入数据用下面的方式生成地址1、2。(i)输入数据的bit[2]为0时，地址1=输入的高5bit，地址2=输入的高5bit。(ii)输入数据的bit[2]为1时，地址2=输入的高5bit，地址1=输入的高5bit十1。通过生成这样的地址，例如，如果输入数据为[ll]，则输入为"00001011"。因此，bit[2]=0，地址1=1(修正数据l=r2)，地址2=1(修正数据2，3)。另夕卜，如果为[14]，则输入为"00001110"。因此，bit[2]=l，地址1=2(修正数据l-r4)，地址2=1(修正数据2=。)。如此，对于第一以及第二LUT22a、22b的地址由高位确定，但根据低位的值来控制使两个地址相同还是错开1位，由此生成两个读出地址。并且，插值系数生成部26，产生与低3位的值相应的插值系数。例如，可以是将低3位的值用"U1"除得的值，但也可以用2次曲线来近似。而且，插值运算部24，用来自插值系数生成部26的插值系数来对两个修正数据之差进行分配，得到插值后的数据并输出。根据本实施方式，利用了两个单端口LUT22a、22b。单端口存储器的端口为一个，可以高效地布线等，使用这样的两个单端口存储器的情况与利用双端口存储器的情况相比反而能减小面积。并且，是被广泛利用的通用部件，能高效地设计且价格便宜。并且，在地址生成部20中，仅仅进行如上述方式的地址生成，就能够高效地访问两个LUT22a、22b。进而，还适合设置3个以上的单端口LUT22。图4表示了设置四个单端口LUT(第一第四LUT)22a22d的例子。此例中，在地址生成部20中，根据一个输入数据，生成第一第四LUT22a22d的地址。然后，由此，从第一第四LUT22a22d的输出中，得到靠近一个输入数据的四个伽马转换后的修正数据。对于一个输入，基于两个数据的插值基本上是直线插值，但如果是四个数据，就可以进行2次插值。即，例如，如果输入数据为8位，在按该输入数据的每4位输入了修正数据的情况下，如图5所示，按输入数据的每4位，修正数据存储到第一第四LUT22a22d中。即，如下面表l所示，分别与由高4位决定的地址015对应的修正数据按表1所示的方式存储。表l<table>tableseeoriginaldocumentpage6</column></row><table>根据该表l，地址生成电路20，生成如下所示的地址。'输入的bit[3:2](设LSB为O位，是指3位-2位)为O时第一LUT22a的地址=输入的高4bit第二LUT22b的地址=输入的高4bit第三LUT22c的地址=输入的高4bit第四LUT22d的地址=输入的高4bit输入的bit[3:2]为1时第一LUT22a的地址=输入的高4bit+1第二LUT22b的地址=输入的高4bit第三LUT22c的地址=输入的高4bit第四LUT22d的地址=输入的高4bit'输入的bit[3:2]为2时第一LUT22a的地址-输入的高4bit+1第二LUT22b的地址=输入的高4bit+1第三LUT22c的地址=输入的高4bit第四LUT22d的地址=输入的高4bit-输入的1^[3:2]为3时第一LUT22a的地址=输入的高4bit+1第二LUT22b的地址=输入的高4bit+1第三LUT22c的地址=输入的高4bit+1第四LUT22d的地址=输入的高4bit通过生成这样的地址，从第一第四LUT22a22d生成与输入数据对应的四个修正数据，并将其提供给伽马修正运算部24。因此，在伽马修正运算部24中，能够利用四个修正数据进行插值运算。另外，在有与8位输入数据相应的一个修正数据的情况下，也可仅输出该相应的数据。并且，优选根据与输入数据相邻的前后两个数据相应的四个修正数据进行插值，但前后未必是相同的数量。这样，即使高4位的值相同，通过根据低4位[3-2]位的值来改变读出地址，能够得到始终以输入数据为中心的四个修正数据，从而能够利用其进行插值运算。权利要求1、一种修正运算电路，具有查找表，其存储每隔与规定的高位相应的规定间隔的输入数据所对应的修正数据，具有对输入数据所对应的修正数据进行交替存储的多个单端口的分割查找表；地址生成部，其根据输入数据，生成针对对应的多个分割查找表的地址；和插值运算部，其针对根据生成的地址从多个分割查找表读出的读出数据，利用输入数据的低位进行插值运算。2、根据权利要求1所述的修正运算电路，其特征在于，所述查找表包括两个分割查找表，即存储第奇数个修正数据的第一査找表、和存储第偶数个修正数据的第二査找表，所述地址生成部，根据所述低位的大小来改变第一査找表和第二査找表的读出地址，使二者相同或不同。3、根据权利要求1或2所述的修正运算电路，其特征在于，所述输入数据是影像数据，在插值运算部中得到伽马修正后的影像数据。全文摘要本发明提供一种修正运算电路，其中，作为存储每隔与规定的高位相应的规定间隔的输入数据所对应的修正数据的查找表，设置对输入数据所对应的修正数据进行交替存储的多个单端口的分割查找表(22a、22b)。地址生成部，根据输入数据，生成针对对应的多个分割查找表(22a、22b)的地址。插值运算部(26)，对于从两个查找表读出的读出数据，利用输入数据的低位进行插值运算。由此减小查找表的面积。文档编号H04N5/202GK101409781SQ20081016928公开日2009年4月15日申请日期2008年10月10日优先权日2007年10月11日发明者大森伸彦申请人:三洋电机株式会社;三洋半导体株式会社