(26)的进位 输入端、第二十七全加器(27)的进位输入端、第二十八全加器(28)的进位输入端、第二十九 全加器(29)的进位输入端及第三十全加器(30)的进位输入端分别与第二十一全加器(21) 的进位输出端、第二十二全加器(22)的进位输出端、第二十三全加器(23)的进位输出端、第 二十四全加器(24)的进位输出端及第^ 半加器(Dll)的进位输出端相连接，第三十全加 器(30)的输出端与第十四位信号输出端相连接； 第十三条逻辑电路包括第四十二与门电路(a42)、第四十三与门电路(a43)、第四十四 与门电路(a44)、第四十五与门电路(a45)、第四十六与门电路(a46)、第三十一全加器(31)、 第三十二全加器(32)、第三十三全加器(33)、第三十四全加器(34)及第三十五全加器(35)， 第四十二与门电路(a42)的两个输入端分别与第三位信号输入端及第十二位信号输入端相 连接，第四十三与门电路(a43)的两个输入端分别与第四位信号输入端及第十一位信号输 入端相连接，第四十四与门电路(a44)的两个输入端分别与第五位信号输入端及第十位信 号输入端相连接，第四十五与门电路(a45)的两个输入端分别与第六位信号输入端及第九 位信号输入端相连接，第四十六与门电路(a46)的两个输入端分别与第七位信号输入端及 第八位信号输入端相连接，第三十一全加器（31)的两个输入端分别与第四十二与门电路 (a42)的输出端及第八位信号输入端相连接，第三十二全加器(32)的两个输入端分别与第 三十一全加器(31)的输出端及第四十三与门电路(a43)的输出端相连接，第三十三全加器 (33)的两个输入端分别与第三十二全加器(32)的输出端及第四十四与门电路(a44)的输出 端相连接，第三十四全加器(34)的两个输入端分别与第三十三全加器(33)的输出端及第四 十五与门电路(a45)的输出端相连接，第三十五全加器(35)的两个输入端分别与第三十四 全加器(34)的输出端及第四十六与门电路(a46)的输出端相连接，第三十五全加器(35)的 输出端与第十五位信号输出端相连接，第三十一全加器(31)的进位输入端、第三十二全加 器(32)的进位输入端、第三十三全加器(33)的进位输入端、第三十四全加器(34)的进位输 入端及第三十五全加器(35)的进位输入端分别与第二十六全加器(26)的进位输出端、第二 十七全加器(27)的进位输出端、第二十八全加器(28)的进位输出端、第二十九全加器(29) 的进位输出端及第三十全加器(30)的进位输出端相连接； 第十四条逻辑电路包括第四十七与门电路(a47)、第四十八与门电路(a48)、第四十九 与门电路(a49)、第五十与门电路(a50)、第三十六全加器(36)、第三十七全加器(37)、第三 十八全加器(38)及第十二半加器(D12)，第四十七与门电路(a47)的两个输入端分别与第第 四位信号输入端及第十二位信号输入端相连接，第四十八与门电路(a48)的两个输入端分 别与第五位信号输入端及第十一位信号输入端相连接，第四十九与门电路(a49)的两个输 入端分别与第六位信号输入端及第十位信号输入端相连接，第五十与门电路(a50)的两个 输入端分别与第七位信号输入端及第九位信号输入端相连接，第三十六全加器(36)的两个 输入端分别与第四十七与门电路(a47)的输出端及第四十八与门电路(a48)的输出端相连 接，第三十七全加器(37)的两个输入端分别与第三十六全加器(36)的输出端及第四十九与 门电路(a49)的输出端相连接，第三十八全加器(38)的两个输入端分别与第三十七全加器 (37)的输出端及第五十与门电路(a50)的输出端相连接，第十二半加器(D12)的两个输出端 分别与第三十五全加器(35)的进位输出端及第三十八全加器(38)的输出端相连接，第十二 半加器(D12)的输出端与第十六信号输出端相连接，第三十六全加器(36)的进位输入端、第 三十七全加器(37)的进位输入端及第三十八全加器(38)的进位输入端分别与第三^ 全 加器(31)的进位输出端、第三十二全加器(32)的进位输出端及第三十三全加器(33)的进位 输出端相连接； 第十五条逻辑电路包括第五十一与门电路(a51)、第五十二与门电路(a52)、第五十三 与门电路(a53)、第五十四与门电路(a54)、第三十九全加器(39)、第四十全加器(40)、第四 i 全加器(41)及第四十二全加器(42)，第五^ 与门电路(a51)的两个输入端分别与第 五位信号输入端及第十二位信号输入端相连接，第五十二与门电路(a52)的两个输入端分 别与第六位信号输入端及第十一位信号输入端相连接，第五十三与门电路(a53)的两个输 入端分别与第七位信号输入端及第十位信号输入端相连接，第五十四与门电路(a54)的两 个输入端分别与第八位信号输入端及第九位信号输入端相连接，第三十九全加器(39的两 个输入端分别与第五十一与门电路(a51)的输出端及第九位信号输入端相连接，第四十全 加器(40)的两个输入端分别与第三十九全加器(39)的输出端及第五十二与门电路(a52)的 输出端相连接，第四十一全加器(41)的两个输入端分别与第四十全加器(40)的输出端及第 五十三与门电路(a53)的输出端相连接，第四十二全加器(42)的两个输入端分别与第四十 一全加器(41)的输出端及五十四与门电路的输出端相连接，第四十二全加器(42)的输出端 与第十七位信号输出端相连接，第三十九全加器(39)的进位输入端、第四十全加器(40)的 进位输入端、第四i 全加器(41)的进位输入端及第四十二全加器(42)的进位输入端分别 与第三十六全加器(36)的进位输出端、第三十七全加器(37)的进位输出端、第三十八全加 器(38)的进位输出端及第十二半加器(D12)的进位输出端相连接； 第十六条逻辑电路包括第五十五与门电路(a55)、第五十六与门电路(a56)、第五十七 与门电路(a57)、第四十三全加器(43)、第四十四全加器(44)、第十三半加器(D13及第十四 半加器(D14)，第五十五与门电路(a55)的两个输入端分别与第六位信号输入端及第十二位 信号输入端相连接，第五十六与门电路(a56)的两个输入端分别与第七位信号输入端及第 十一位信号输入端相连接，第五十七与门电路(a57)的两个输入端分别与第八位信号输入 端及第十位信号输入端相连接，第四十三全加器(43)的两个输入端分别与第五十五与门电 路(a55)的输出端及第五十六与门电路(a56)的输出端相连接，第四十四全加器(44)的两个 输出端分别与第四十三全加器(43)的输出端及第五十七与门电路(a57)的输出端相连接， 第十三半加器(D13)的两个输入端分别与第四^ 全加器(41)的进位输出端及第四十四全 加器(44)的输出端相连接，第十四半加器(D14)的两个输入端分别与第四十二全加器(42) 的进位输出端及第十三半加器(D13)的输出端相连接，第十四半加器(D14)的输出端与第十 八位信号输出端相连接，第四十三全加器(43)的进位输入端及第四十四全加器(44)的进位 输入端分别与第三十九全加器(39)的进位输出端及第四十全加器(40)的进位输出端相连 接； 第十七条逻辑电路包括第五十八与门电路(a58)、第五十九与门电路(a59)、第六十与 门电路(a60)、第四十五全加器(45)、第四十六全加器(46)、第四十七全加器(47)及第十五 半加器(D15)，第五十八与门电路(a58)的两个输入端分别与第七位信号输入端及第十二位 信号输入端相连接，第五十九与门电路(a59)的两个输入端分别与第八位信号输入端及第 十一位信号输入端相连接，第六十与门电路(a60)的两个输入端分别与第九位信号输入端 及第十位信号输入端相连接，第四十五全加器(45)的两个输入端分别与第五十八与门电路 (a58)的输出端及第十位信号输入端相连接，第四十六全加器(46)的两个输入端分别与第 四十五全加器(45)的输出端及第五十九与门电路(a59)的输出端相连接，第四十七全加器 (47)的两个输入端分别与第四十六全加器(46)的输出端及第六十与门电路(a60)的输出端 相连接，第十五半加器(D15)的两个输入端分别与第十四半加器(D14)的进位输出端及第四 十七全加器(47)的输出端相连接，第十五半加器(D15)的输出端与第十九位信号输出端相 连接，第四十五全加器(45)的进位输入端、第四十六全加器(46)的进位输入端及第四十七 全加器(47)的进位输入端分别与第四十三全加器(43)的进位输出端、第四十四全加器(44) 的进位输出端及第十三半加器(D13)的进位输出端相连接； 第十八条逻辑电路包括第六十一与门电路(a61)、第六十二与门电路、第四十八全加器 (48)、第四十九全加器(49)及第十六半加器(D16)，第六^ 与门电路(a61)的两个输入端 分别与第八位信号输入端及第十二位信号输入端相连接，第六十二与门电路的两个输入端 分别与第九位信号输入端及第^ 位信号输入端相连接，第四十八全加器(48)的两个输入 端分别与第六i 与门电路(a61)的输出端及第六十二与门电路的输出端相连接，第四十 九全加器(49)的两个输入端分别与第四十六全加器(46)的进位输出端及第四十八全加器 (48)的输出端相连接，第十六半加器(D16)的两个输入端分别与第十五半加器(D15)的进位 输出端及第四十九全加器(49)的输出端相连接，第十六半加器(D16)的输出端与第二十位 信号输出端相连接，第四十八全加器(48)的进位输入端及第四十九全加器(49)的进位输入 端分别与第四十五全加器(45)的进位输出端及第四十七全加器(47)的进位输出端相连接； 第十九条逻辑电路包括第六十三与门电路(a63)、第五十全加器(50)、第六十四与门电 路(a64)、第五^ 全加器(51)及第十七半加器(D17)，第六十三与门电路(a63)的两个输入 端分别与第九位信号输入端及第十二位信号输入端相连接，第六十四与门电路(a64)的两 个输入端分别与第十位信号输入端及第十一位信号输入端相连接，第五十全加器(50)的两 个输入端分别与第六十三与门电路(a63)的输出端及第十一位信号输入端相连接，第五十 一全加器(51)的两个输入端分别与第五十全加器(50)的输出端及第六十四与门电路(a64) 的输出端相连接，第十七半加器(D17)的两个输入端分别与第五^ 全加器(51)的输出端 及第十六半加器(D16)的进位输出端相连接，第十七半加器(D17)的输出端与第二^ 位信 号输入端相连接，第五十全加器(50)的进位输入端及第五^ 全加器(51)的进位输入端分 别与第四十八全加器(48)的进位输出端及第四十九全加器(49)的进位输出端相连接； 第二十条逻辑电路包括第六十五与门电路(a65)、第五十二全加器（52)及第十八半加 器(D18)，第六十五与门电路(a65)的两个输入端分别与第十位信号输入端及第十二位信号 输入端相连接，第五十二全加器(52)的两个输入端分别与第五十全加器(50)的进位输出端 及第六十五与门电路(a65)的输出端相连接，第十八半加器(D18)的两个输入端分别与第十 七半加器(D17)的进位输出端及第五十二全加器(52)的输出端相连接，第十八半加器(D18) 的输出端与第二十二位信号输出端相连接，第五十二全加器(52)的进位输入端与第五十一 全加器(51的进位输出端相连接； 第二i 条逻辑电路包括第六十六与门电路(a66)、第五十三全加器(53)及第十九半 加器(D19)，第六十六与门电路(a66)的两个输入端分别与第^ 位信号输入端及第十二位 信号输入端相连接，第五十三全加器(53)的两个输入端分别与第十二位信号输入端及第六 十六与门电路(a66)的输出端相连接，第十九半加器(D19)的两个输入端分别与第十八半加 器(D18)的进位输出端及第五十三全加器(53)的输出端相连接，第十九半加器(D19)的输出 端与第二十三位信号输出端相连接，第五十三全加器(53)的进位输入端与第五十二全加器 (52)的进位输出端相连接； 第二十二条逻辑电路包括或门电路，或门电路的两个输入端分别与第十九半加器 (D19)的进位输出端及第五十三全加器(53)的进位输出端相连接，或门电路的输出端与第 二十四位信号输出端相连接。
【专利摘要】本发明公开了一种新型12位平方运算组合电路，包括十二位信号输入端、二十四位信号输出端及二十二条逻辑电路；本发明运算效率高，并且成本低。
【IPC分类】G06F7/552
【公开号】CN105677296
【申请号】CN201511022683
【发明人】常文治, 顾郁炜, 毕建刚, 王金磊, 闵瑞清, 邓彦国, 吴立远, 张国和, 雷绍充
【申请人】中国电力科学研究院, 西安交通大学, 国网天津市电力公司
【公开日】2016年6月15日
【申请日】2015年12月30日