运算放大器组件及增强运算放大器电路的驱动能力的方法

运算放大器组件及增强运算放大器电路的驱动能力的方法
【专利摘要】本发明提供一种运算放大器组件及增强运算放大器电路的驱动能力的方法，运算放大器组件包括一运算放大器电路以及一比较电路。运算放大器电路包括一输入级电路以及一输出级电路。输入级电路用以接收一输入信号。输出级电路耦接至输入级电路，用以增强输入信号的驱动能力。比较电路耦接至输出级电路，用以接收输入信号，并且判断输入信号是否有改变，以输出一致能的控制信号至输出级电路来增强运算放大器电路的驱动能力。
【专利说明】运算放大器组件及增强运算放大器电路的驱动能力的方法
【技术领域】
[0001]本发明是有关于一种负载驱动组件及增强其驱动能力的方法，且特别是有关于一种运算放大器组件及增强运算放大器电路的驱动能力的方法。
【背景技术】
[0002]现有运算放大器的驱动能力通常由其内部的输出级电路来控制，此输出级电路一般包括一输出晶体管。为了增强运算放大器的驱动能力，目前采用的方式为增加此输出晶体管的宽长比(width/length)来降低其等效电阻，以达到驱动能力增强的效果。此外，从电路布局的角度来看，上述的输出晶体管在实际上通?；岵捎枚喔鼍骞艿牟季址绞嚼词迪?，因此，若要通过加快输出晶体管的充电速度来增加驱动能力，通常必须增加所布局的晶体管的数目。
[0003]然而，无论是增加输出晶体管的宽长比，或是增加布局晶体管的数目，此两种方式都会额外增加在芯片上所使用面积，不符合经济效益。

【发明内容】

[0004]本发明提供一种运算放大器组件及增强运算放大器电路的驱动能力的方法。
[0005]本发明提供一种运算放大器组件，利用一控制信号来增强其内部的运算放大器电路的驱动能力。
[0006]本发明提供一种增强运算放大器电路的驱动能力的方法，适于应用在上述运算放大器组件。
[0007]本发明提供一种运算放大器组件，包括一运算放大器电路以及一比较电路。运算放大器电路包括一输入级电路以及一输出级电路。输入级电路用以接收一输入信号。输出级电路耦接至输入级电路，用以增强输入信号的驱动能力。比较电路耦接至输出级电路，用以接收输入信号，并且判断输入信号是否有改变，以输出一致能的控制信号至输出级电路来增强运算放大器电路的驱动能力。
[0008]在本发明的一实施例中，上述的输出级电路包括一驱动能力控制电路。驱动能力控制电路耦接至比较电路，受控于控制信号。在控制信号为致能期间，驱动能力控制电路利用一特定电压来增强运算放大器电路的驱动能力。
[0009]在本发明的一实施例中，上述的特定电压为一系统电压或一接地电压。
[0010]在本发明的一实施例中，上述的输出级电路还包括一第一输出晶体管。驱动能力控制电路包括一第二输出晶体管以及一开关组件。第二输出晶体管与第一输出晶体管并联?？刈榧罱釉诘谝皇涑鼍骞艿恼ぜ暗诙涑鼍骞艿恼ぜ?，受控于控制信号。在控制信号为致能期间，开关组件利用特定电压来增强运算放大器电路的驱动能力。
[0011]在本发明的一实施例中，上述的开关组件包括一第一开关晶体管以及一第二开关晶体管。第一开关晶体管耦接在第一输出晶体管的栅极及第二输出晶体管的栅极之间，受控于控制信号。第二开关晶体管耦接在第二输出晶体管的栅极及特定电压之间，受控于反相的控制信号。当第一开关晶体管为关闭(turn off)时，第二开关晶体管为开启(turnon)，以让第二输出晶体管的栅极耦接至特定电压。
[0012]在本发明的一实施例中，上述的比较单元判断该输入信号的电压值或电流值是否有改变。若是，则比较电路输出致能的控制信号至驱动能力控制电路；若否，则比较电路输出禁能的控制信号至驱动能力控制电路。
[0013]在本发明的一实施例中，上述的运算放大器组件还包括一数字模拟转换电路。数字模拟转换电路耦接至运算放大器电路及比较电路，用以接收数字的输入信号。并且，数字模拟转换电路将数字的输入信号转换为模拟的输入信号，再输出模拟的输入信号至运算放大器电路及比较电路。比较单元判断数字的输入信号的最高有效比特是否有改变。若是，则比较电路输出致能的控制信号至驱动能力控制电路；若否，则比较电路输出禁能的控制信号至驱动能力控制电路。
[0014]本发明提供一种增强运算放大器电路的驱动能力的方法。运算放大器电路包括一输出级电路。所述方法包括如下步骤。接收一输入信号。判断输入信号是否有改变。若输入信号有改变，输出一致能的控制信号至输出级电路，以增强运算放大器电路的驱动能力。
[0015]在本发明的一实施例中，上述的方法更包括在控制信号为致能期间，利用一特定电压来增强运算放大器电路的驱动能力。
[0016]在本发明的一实施例中，上述的方法还包括如下步骤。若输入信号没有改变，输出禁能的控制信号至输出级电路。
[0017]在本发明的一实施例中，上述的特定电压为一系统电压或一接地电压。
[0018]在本发明的一实施例中，上述的判断该输入信号是否有改变的步骤包括判断输入信号的电压值或电流值是否有改变。
[0019]在本发明的一实施例中，上述的判断该输入信号是否有改变的步骤包括判断输入信号的最高有效比特是否有改变。
[0020]基于上述，在本发明的范例实施例中，当输入信号有所改变时，比较电路会输出致能的控制信号至输出级电路，并且利用特定电压来增强运算放大器电路的驱动能力。
[0021]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【专利附图】

【附图说明】
[0022]图1示出本发明一实施例的运算放大器组件的方块示意图；
[0023]图2示出本发明一实施例的增强运算放大器电路的驱动能力的方法流程图；
[0024]图3示出图1的运算放大器电路的内部电路示意图；
[0025]图4示出本发明一实施例的输入信号、控制信号及反相控制信号的信号波形示意图；
[0026]图5示出本发明另一实施例的运算放大器电路的内部电路示意图。
[0027]附图标记说明:
[0028]100:运算放大器组件；
[0029]110、210:运算放大器电路；
[0030]112、212:输入级电路；[0031]113、213:驱动能力控制电路；
[0032]114、214:输出级电路；
[0033]115、215:开关组件；
[0034]115a、215a:第一开关晶体管；
[0035]115b、215b:第二开关晶体管；
[0036]120:比较电路；
[0037]130:数字模拟转换电路；
[0038]Sinl:数字输入信号；
[0039]Sin2:模拟输入信号；
[0040]S:控制信号；
[0041]SB:反相控制信号；
[0042]S200、S210、S220:方法步骤；
[0043]MPO、MNO:第一输出晶体管；
[0044]MPOl、MNOl:第一二输出晶体管；
[0045]MP1、MP2、MNl、MN2:晶体管；
[0046]CM:电容；
[0047]TDE:时间区间；
[0048]A:时间点;
[0049]VDDA:系统电压；
[0050]VG:接地电压；
[0051]I1T、I2T:电流源。
【具体实施方式】
[0052]图1示出本发明一实施例的运算放大器组件的方块示意图。请参考图1，本实施例的运算放大器组件100包括一运算放大器电路110、一比较电路120、以及一数字模拟转换电路130。具体而言，在本实施例中，数字模拟转换电路130耦接至运算放大器电路110及比较电路120，用以接收数字的输入信号Sinl。数字模拟转换电路130先将数字输入信号Sinl转换为模拟的输入信号Sin2后,再将模拟输入信号Sin2输出至运算放大器电路110。
[0053]在本实施例中，运算放大器电路110用以接收数字模拟转换电路130所提供的模拟输入信号Sin2，并且增强输入信号Sin2的驱动能力。比较电路120耦接至运算放大器电路110及数字模拟转换电路130，用以接收数字输入信号Sinl，并且判断数字输入信号Sinl是否有改变，以决定是否输出一致能的控制信号S至运算放大器电路110来增强其驱动能力。
[0054]因此，本实施例的运算放大器组件100无需通过增加输出晶体管的宽长比或者增加所布局的晶体管数目，即可达到驱动能力增强的效果，可节省运算放大器电路110在芯片上所使用面积。
[0055]在本实施例中，运算放大器组件100所接收的输入信号是以数字输入信号Sinl为例，因此比较电路120所比较的对象例如是输入信号Sinl的前后两次数据的最高有效比特(most significant bits, MSB),此点将于稍后进行说明。然而,本发明并不限于此,在其他实施例中，比较电路120所比较的对象也可以是前一级电路直接输入至运算放大器电路110的模拟信号。此时，比较电路120例如是判断此输入的模拟信号的电压值或电流值是否有改变，以决定是否输出致能的控制信号S至运算放大器电路110。在此种实施态样中，运算放大器组件100不是必须需要包括数字模拟转换电路130，设计者可根据实际需求来决定是否需要配置数字模拟转换电路130。
[0056]底下说明比较单元120判断数字输入信号Sinl的最高有效比特是否有改变来决定是否增强运算放大器电路110的驱动能力的一范例实施例。
[0057]图2示出本发明一实施例的增强运算放大器电路的驱动能力的方法流程图。请同时参考图1及图2，在步骤S200中，比较电路120首先判断输入信号Sinl的前后两次数据的最高有效比特是否有改变。在本实施例中，最高有效比特改变的态样包括的前后两次数据的最高有效比特由O变I或I变0，因此，一旦比较电路120检测到输入信号Sinl的最高有效比特产生改变，此方法的步骤流程会进行步骤S210。在步骤S210中，比较电路120输出致能的控制信号S至运算放大器电路110来增强其驱动能力。接着，此方法的步骤流程会再回到步骤S200，继续判断输入信号Sinl的前后两次数据的最高有效比特是否有改变。
[0058]另一方面，在步骤S200中，若比较电路120判断输入信号Sinl的前后两次数据的最高有效比特没有改变，则此方法的步骤流程会进行步骤S220。在步骤S220中，比较电路120输出禁能的控制信号S至运算放大器电路110，此时由于输入信号Sinl的最高有效比特没有改变，因此运算放大器电路110处于一般操作模式，其驱动能力无需调整。接着，此方法的步骤流程会再回到步骤S200，继续判断输入信号Sinl的前后两次的最高有效比特是否有改变。
[0059]简单来说，此方法首先判断运算放大器组件100输入端数据的最高有效比特是否有变化。若判断为不是，则不进行增强驱动能力的操作；若判断为是，则输出致能的控制信号S传递至运算放大器电路110来增强其驱动能力。另外，在本实施例中，虽然比较电路120判断的对象是输入信号Sinl的最高有效比特，但是本发明并不限于此，在其他实施例中，比较电路120判断的对象可以是输入信号Sinl的前后两次数字数据的任一比特来决定其是否改变。
[0060]图3示出图1的运算放大器电路的内部电路示意图。请参考图1及图3，本实施例的运算放大器电路Iio包括一输入级电路112以及一输出级电路114。输入级电路112用以接收差分输入信号AVN、AVP，此处的差分输入信号AVN、AVP系对应图1的模拟输入信号Sin2。输出级电路114耦接至输入级电路112，用以增强模拟输入信号Sin2的驱动能力。
[0061]进一步而言，本实施例的输出级电路114包括一驱动能力控制电路113及一第一输出晶体管ΜΡ0。驱动能力控制电路113包括一第二输出晶体管MPOl以及一开关组件115。在本实施例中，第二输出晶体管MPOl与第一输出晶体管MPO并联耦接，被同一电流源I2t所偏压，其大小为输入级电路112的电流源Iit的N倍?？刈榧?15耦接在第一输出晶体管MPO的栅极及第二输出晶体管MPOl的栅极之间，并且受控于控制信号S。详细来说，开关组件115包括一第一开关晶体管115a以及一第二开关晶体管115b。第一开关晶体管115a耦接在第一输出晶体管MPO的栅极及第二输出晶体管MPOl的栅极之间，受控于控制信号S。第二开关晶体管MPOl耦接在第二输出晶体管MPOl的栅极及特定电压VG之间，受控于反相的控制信号SB。此处的特定电压VG是以接地电压为例，但本发明并不限于此。[0062]从电路操作的角度来看，图4示出本发明一实施例的输入信号、控制信号及反相控制信号的信号波形示意图。请参考图3及图4，在比较电路120判断需要增强运算放大器电路110的驱动能力时，会输出控制信号S来致能开关组件115。在开关组件115被致能期间，即时间区间Tde，控制信号S处于高电平状态，反相控制信号SB处于低电平状态。此时，第一开关晶体管115a为关闭，第二开关晶体管115b为开启，第二输出晶体管MPOl的栅极耦接至特定电压VG。因此，第二输出晶体管MPOl的栅极在第二开关晶体管115b开启时可以下拉至接地电压，造成第二输出晶体管MPOl的源极与栅极之间的具有最大的跨压，进而让第二输出晶体管MPOl的等效电阻因压差的关系更小，达到增强运算放大器电路110的驱动能力的目的。此一特征也表现在图4所示出的输入信号波形中。在图4中，在时间区间Tde期间，由于第二输出晶体管MPOl的等效电阻很小，因此可提高输入信号Sin2充电至目标电压的速度，缩短时间区间Tde的长度，增强运算放大器电路110的驱动能力。
[0063]换句话说，在本实施例中，致能的控制信号S具有高电压电平，可以启动驱动能力控制电路113进行增强运算放大器电路110的驱动能力的操作。在其他实施例中，根据开关组件115实施方式的不同，致能的控制信号S也可能具有低电压电平，本发明并不加以限制。另外，在本实施例中，增强运算放大器电路110的驱动能力例如是指可以提高输入信号Sin2充电至目标电压的速度，缩短时间区间Tde的长度。
[0064]另一方面，在比较电路120判断不需要增强运算放大器电路110的驱动能力时，会输出控制信号S来禁能开关组件115。此时，控制信号S处于低电平状态，反相控制信号SB处于高电平状态。因此，第一开关晶体管115a为开启，第二开关晶体管115b为关闭，第二输出晶体管MPOl的栅极不会耦接至接地电压，而是耦接至第一输出晶体管MPO的栅极，两者呈现并联耦接的状态，并且操作模式类似于一般输出级电路的输出晶体管。
[0065]换句话说，在本实施例中，禁能的控制信号S具有低电压电平，用以使输出级电路114处于一般的操作模式，即输出晶体管呈现并联耦接的状态。在其他实施例中，根据开关组件115实施方式的不同，禁能的控制信号S也可能具有高电压电平，本发明并不加以限制。
[0066]总结来说，控制信号S可以决定第二输出晶体管MPOl的栅极是否与第一输出晶体管MPO的栅极相连接。当不需要增强运算放大器电路110的驱动能力时，第一输出晶体管MPO与第二输出晶体管MPOl两者并联耦接，其操作模式类似于一般输出级电路的输出晶体管。当需要增强运算放大器电路110的驱动能力时，第二输出晶体管MPOl的栅极可以下拉至接地电压或是更低的电位，以提高输入信号Sin2充电至目标电压的速度。
[0067]另外，在本实施例中，比较电路120输出致能的控制信号S的时间点，相较于检测到输入信号Sinl改变的时间点，可能存在一延迟时间。举例而言，在本实施例中，比较电路120例如在时间点A检测到输入信号Sinl有所改变，而比较电路120迟至时间区间Tde的初始时间才输出高电平的控制信号S,两者之间存在一延迟时间。在本实施例中,控制信号S高电平的启动时间可以是利用时脉计数来决定，或者根据设计者所预设的固定时间来决定。
[0068]此外，从电路布局的角度来看，第一输出晶体管MPO与第二输出晶体管MPOl在实务上通?；岵捎靡恢炼喔鼍骞艿牟季址绞嚼词迪?。举例而言，第一输出晶体管MPO例如是采用M个晶体管的布局方式来实现，第二输出晶体管MPOl例如是采用N个晶体管的布局方式来实现，其中M > O，N > I。因此，在本实施例中，第二输出晶体管MPOl的实施态样可以是额外在芯片上布局N个晶体管来实现，或者从第一输出晶体管MPO的M个晶体管中选取N个晶体管来作为第二输出晶体管MPOl，此时M > N。
[0069]另外，在本实施例中，第二输出晶体管MPOl的栅极是被下拉至接地电压或是更低的电平，但本发明并不限于此。在其他实施例中，耦接至第二输出晶体管的栅极的特定电压也可以是系统电压VDDA。
[0070]图5示出本发明另一实施例的运算放大器电路的内部电路示意图。请参考图3及图5，本实施例的运算放大器电路210类似于图3所描述的运算放大器电路110，惟两者之间主要的差异例如在于耦接至第二输出晶体管MNOl的栅极的特定电压是系统电压VDDA，详细说明如下。
[0071]在本实施例中，运算放大器电路210在对应之处所采用的晶体管类型与运算放大器电路110不同。举例而言，在运算放大器电路210中，输入级电路212的差分输入对是采用P型的晶体管MPl及MP2来实施，输入级电路212的电流镜丽I及丽2以及输出级电路214的第一输出晶体管MNO与第二输出晶体管MNOl是采用N型的晶体管来实施，如图5所示。相对而言，在运算放大器电路110中，输入级电路112的差分输入对是采用N型晶体管丽I及丽2来实施，输入级电路112的电流镜MPl及MP2以及输出级电路114的第一输出晶体管MPO与第二输出晶体管MPOl是采用P型晶体管来实施，如图3所示。因应不同类型的晶体管的实施方式，本实施例的运算放大器电路210中各元件的耦接关系也随之调整，如图5所不,在此不再赘述。由于输出级电路214的第一输出晶体管MNO与第二输出晶体管MNOl是采用N型的晶体管来实施，因此当需要增强运算放大器电路210的驱动能力时，开关组件215的第二开关晶体管215b会被开启，第二输出晶体管MNOl的栅极可以上拉至系统电压VDDA，以提高输入信号Sin2充电至目标电压的速度。
[0072]综上所述，在本发明的范例实施例中，比较电路判断输入至运算放大器组件的信号是否有改变，以输出致能的控制信号至驱动能力控制电路。在控制信号为致能期间，驱动能力控制电路利用特定电平的电压来降低输出晶体管的等效电阻，以增强运算放大器电路的驱动能力。
[0073]最后应说明的是:以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
【权利要求】
1.一种运算放大器组件，其特征在于，包括: 一运算放大器电路，包括: 一输入级电路，用以接收一输入信号；以及 一输出级电路，耦接至该输入级电路，用以增强该输入信号的驱动能力；以及 一比较电路，耦接至该输出级电路，用以接收该输入信号，并且判断该输入信号是否有改变，以输出一致能的控制信号至该输出级电路来增强该运算放大器电路的驱动能力。
2.根据权利要求1所述的运算放大器组件，其特征在于，该输出级电路包括: 一驱动能力控制电路，耦接至该比较电路，受控于该控制信号，在该控制信号为致能期间，该驱动能力控制电路利用一特定电压来增强该运算放大器电路的驱动能力。
3.根据权利要求2所述的运算放大器组件，其特征在于，该特定电压为一系统电压或一接地电压。
4.根据权利要求2所述的运算放大器组件，其特征在于，该输出级电路还包括一第一输出晶体管，该驱动能力控制电路包括: 一第二输出晶体管，与该第一输出晶体管并联；以及 一开关组件，耦接在该第一输出晶体管的栅极及该第二输出晶体管的栅极之间，受控于该控制信号， 其中在该控制信号为致能期间，该开关组件利用该特定电压来增强该运算放大器电路的驱动能力。
5.根据权利要求4所述的运算放大器组件，其特征在于，该开关组件包括: 一第一开关晶体管，耦接在该第一输出晶体管的栅极及该第二输出晶体管的栅极之间，受控于该控制信号；以及 一第二开关晶体管，耦接在该第二输出晶体管的栅极及该特定电压之间，受控于反相的该控制信号， 其中当第一开关晶体管为关闭时，该第二开关晶体管为开启，以让该第二输出晶体管的栅极耦接至该特定电压。
6.根据权利要求2所述的运算放大器组件，其特征在于，该比较单元判断该输入信号的电压值或电流值是否有改变，若是，则该比较电路输出致能的该控制信号至该驱动能力控制电路；若否，则该比较电路输出禁能的该控制信号至该驱动能力控制电路。
7.根据权利要求2所述的运算放大器组件，其特征在于，还包括: 一数字模拟转换电路，耦接至该运算放大器电路及该比较电路，用以接收数字的该输入信号，并且将数字的该输入信号转换为模拟的该输入信号，再输出模拟的该输入信号至该运算放大器电路及该比较电路， 其中该比较单元判断数字的该输入信号的最高有效比特是否有改变，若是，则该比较电路输出致能的该控制信号至该驱动能力控制电路；若否，则该比较电路输出禁能的该控制信号至该驱动能力控制电路。
8.一种增强运算放大器电路的驱动能力的方法，其特征在于，该运算放大器电路包括一输出级电路，所述方法包括: 接收一输入信号； 判断该输入信号是否有改变；若该输入信号有改变，输出一致能的控制信号至该输出级电路，以增强该运算放大器电路的驱动能力。
9.根据权利要求8所述的方法，其特征在于，还包括: 在该控制信号为致能期间，利用一特定电压来增强该运算放大器电路的驱动能力。
10.根据权利要求8所述的方法，其特征在于，还包括: 若该输入信号没有改变，输出禁能的该控制信号至该输出级电路。
11.根据权利要求9所述的方法，其特征在于，该特定电压为一系统电压或一接地电压。
12.根据权利要求8所述的方法，其特征在于，判断该输入信号是否有改变的步骤包括: 判断该输入信号的电压值或电流值是否有改变。
13.根据权利要求8所述的方法，其特征在于，判断该输入信号是否有改变的步骤包括:判断该输入信号的最高有效比特是否有改变。`
【文档编号】H03F3/45GK103731109SQ201210387127
【公开日】2014年4月16日 申请日期:2012年10月12日 优先权日:2012年10月12日
【发明者】陈季廷 申请人:联咏科技股份有限公司