算组件(举例来说，图3中展示的计算组件331)，所述计算组件可包括累加器且可用以(举例来说，对与互补感测线相关联的数据)执行比较及报告运算。在若干实施例中，感测电路(举例来说，150)可用以使用存储于阵列130中的数据作为输入来执行比较及报告运算，且将逻辑运算的结果存储回到阵列130而未经由感测线地址存取传送(举例来说，未激发列解码信号)。因而，各种计算功能可在阵列130内使用感测电路150执行而非由感测电路外部的处理资源(举例来说，由与主机110相关联的处理器及/或位于装置120上(举例来说，在控制电路140上或别处)的其它处理电路，例如ALU电路)执行。在各种先前方法中，(例如)与操作数相关联的数据将经由感测电路从存储器读取且经由本地I/O线被提供到外部ALU电路。外部ALU电路将使用操作数执行计算函数且结果将经由本地I/0线传送回到阵列。相比之下，在本发明的若干实施例中，感测电路(举例来说，150)可经配置以对存储于存储器(举例来说，阵列130)中的数据执行逻辑运算且将结果存储到存储器而不启用耦合到感测电路的本地I/O线。
[0021]图2说明根据本发明的若干实施例的耦合到感测电路的存储器阵列的部分的示意图。在此实例中，存储器阵列为存储器单元(MC)260-1……260-N的DRAM阵列。在若干实施例中，存储器单元为破坏性读取存储器单元(举例来说，读取存储于单元中的数据破坏所述数据使得最初存储于所述单元中的数据在被读取之后刷新)。图2中的阵列的存储器单元260-1……260-N可布置成通过字线204耦合的若干行及通过感测线(举例来说，数字线)205-1……205-M耦合的若干列。为方便参考，感测线205-1……205-M表示互补感测线的相应对(举例来说，图3中的305-1及305-2)。尽管图2中仅说明一行及两列存储器单元，但实施例并不如此受限制。例如，特定阵列可具有若干列的存储器单元及/或感测线(举例来说，4，096个、8，192个、16，384个等等)。作为实例，特定存储器单元晶体管(举例来说，图3中的302)的栅极可耦合到其对应字线(204)，源极/漏极区域可耦合到其对应感测线(举例来说，205-
1)，且特定存储器单元晶体管的第二源极/漏极区域可耦合到其对应电容器(举例来说，图3中的303)。
[0022]根据本发明的若干实施例，图2中的阵列可耦合到感测电路。在此实例中，感测电路包括感测放大器206-1……206-P及次级感测放大器(SSA)268。感测电路可为图1中展示的感测电路150。感测放大器206-1到206-P耦合到相应感测线205-1到205-M。感测放大器206-1到206-P可为感测放大器(例如下文结合图3描述的感测放大器306)。感测放大器206-1到206-P分别经由晶体管218-1及218-2耦合到输入/输出线266-1(10)及266-2(10_)。列解码线264-1(0)-1)到264-1?(00-10耦合到晶体管218-1及218-2的栅极且可选择性地经激活以经由1线266-1及266-2将由相应感测放大器206-1到206-P感测的数据传送到SSA 268。
[0023]在操作中，感测放大器(举例来说，206-1到206-P)可通过响应于选定行线(举例来说，204)的激活而放大互补感测线(举例来说，205-1到205-M)上的差分信号(举例来说，电压或电流)来感测存储于存储器单元(举例来说，260-1到260-N)中的数据值(举例来说，逻辑“I”或“O”)。作为实例，感测放大器206-1到206-P可将互补感测线对205-1的感测线中的一者(举例来说，D)驱动到第一值(举例来说，到供应电压(例如Vcc))，且可将互补感测线对
205-1的另一感测线(D_)驱动到第二值(举例来说，到参考电压(例如接地电压))。以此方式，可基于(例如)将互补感测线对的哪一感测线驱动到Vcc来确定由存储器单元(举例来说，260-1)存储的数据值。接着，互补感测线对205-1到205-M的电压可经由列解码线264-1至IJ264-R的激活而被选择性地传送到1线266-1及266-2。以此方式，由感测放大器206-1到
206-P感测的数据可经由1线266-1及266-2传送到SSA268。通常，SSA268在特定时间可仅能够存储来自单一单元(举例来说，单元260-1到260-N中的一者)的数据值。因而，如果期望将存储于单元260-1中的数据传送到SSA 268，就将激活列解码线264-1，且如果期望将存储于单元206-N中的数据传送到SSA 268，就将激活列解码264-R。如果激活两条线264-1及264-R，SSA 268就可能无法确定存储于单元中的任一者中的实际所存储数据值。
[0024]然而，在各种实例中，选择性地激活列解码线(举例来说，264-1到264-R)中的一者以上可为有用的。举例来说，根据本发明的若干实施例，可结合执行比较运算来完成选择性地激活若干列解码线。例如，在本发明的若干实施例中，可操作图2中展示的数据路径部分以确定存储于存储器阵列(举例来说，阵列130)中的数据是否匹配比较值，此可由裸片上控制电路(举例来说，控制电路140)及/或由外部控制电路(举例来说，主机110)提供作为(举例来说)“如果-则-否则”程序化流程的部分。
[0025]在若干实施例中，控制电路(举例来说，图1中的140)可经配置以将1线(举例来说，266-1)充电(举例来说，预充电)到一电压(举例来说，预充电电压)。举例来说，可将1线266-1预充电到对应于逻辑T的电压(举例来说，供应电压(例如Vcc))?？刂频缏房删渲靡匝≡裥缘丶せ钚邢?举例来说，包含存储器单元260-1……260-N的行线)及列解码线(举例来说，CD-1……CD-R)。感测电路(举例来说，图1中的150)可经配置以感测耦合到经激活行线的若干选定存储器单元(举例来说，260-1……260-N)。感测电路可经配置以确定1线266-1的预充电电压是否响应于列解码线CD-1到CD-R的选择性激活而改变。
[0026]在若干实施例中，控制电路(举例来说，图1中的140)可结合感测电路一起用以执行比较功能(举例来说，确定存储于存储器阵列中的数据是否匹配比较值)。作为实例，可将1线266-1预充电到特定电压。所述特定电压可为对应于数据值的电压。例如，预充电电压可为可对应于逻辑“I”的供应电压(例如Vcc)或可对应于逻辑“O”的接地电压。
[0027]列解码线⑶-1的激活开启晶体管218-1及218-2，此将对应于存储于感测放大器
206-1中的数据的电压提供到1线266-1及266-2。因而，1线266-1的预充电电压可基于存储于感测放大器206-1中的特定数据值(其表示存储于特定存储器单元(例如单元260-1)中的数据)而改变。举例来说，如果感测放大器206-1感测存储于单元260-1中的逻辑0(举例来说，接地电压)，则当CD-1激活时1线266-1上的预充电电压(举例来说，Vcc)将被下拉(举例来说，降低)，且可由SSA 268检测预充电电压中的改变。因而，所检测的预充电电压中的改变指示所感测的存储器单元(举例来说，260-1)存储与对应于所述预充电电压的数据值(举例来说，I)不同的数据值(举例来说，O)。类似地，如果感测放大器206-1感测存储于单元260-1中的逻辑I (举例来说，Vcc)，则当⑶-1激活时1线266-1上的预充电电压(举例来说，Vcc)将不被下拉，且由SSA 268将不会检测预充电电压中的改变。因而，未检测到预充电电压的改变指示所感测的存储器单元(举例来说，260-1)存储与对应于所述预充电电压的数据值(举例来说，I)相同的数据值(举例来说，I)。
[0028]SSA 268确定预充电电压是否改变的上文所描述的能力可用以执行比较函数以确定特定比较值是否匹配(例如)存储于存储器阵列中的数据。作为实例，如果运算需要已知耦合到特定行线的若干单元是否存储特定比较值(举例来说，O)，则所述特定行线可连同对应于所述若干存储器单元的感测线一起激活。如果单元中的任一者存储0，则1线(举例来说，本地1线)的预充电电压将改变(举例来说，下拉)?？山怂愕慕峁ǜ娴?例如)请求控制电路(举例来说，裸片上控制器、主机等等)?？山怂愕慕峁ǜ娴酱娲⑵髡罅兄幸杂糜诮徊郊扑?。所确定的结果可用作继续执行特定算法的部分。例如，执行可不仅包含确定所述行的存储器单元中的任一者是否存储数据值(举例来说，O)，而且包含确定哪一(些)单元存储所述数据值。因而，可选择性地激活列解码线的子集以比较由其对应单元存储的数据值与比较值，所述比较值可结合(例如)二分搜索一起使用。
[0029]可由耦合到感测电路的控制电路(举例来说，裸片上控制器)及/或由(举例来说)若干其它源(例如外部主机)请求结合比较运算所使用的比较值。类似地，比较运算的结果可被报告到各种控制电路及/或在被报告到控制电路之前用以执行作为如果-则-否则程序化流程的部分的进一步运算(举例