一种片间高速互联的链路层设计方法和系统的制作方法
【技术领域】
[0001]本发明涉及集成电路设计领域，尤其涉及一种实现片间高速互联的链路层设计方法和系统。
【背景技术】
[0002]随着半导体工艺技术的快速发展，微处理器(MCU)、数字信号处理器(DSP)、可编程门阵列(FPGA)的性能都有了大幅度的提高，使得超大规模的复杂运算在实践中得以更广泛的应用。但单个处理器还是不能满足日益增长的应用需求。如果把多个处理器互联成处理器阵列进行多核协作并行计算，则可以成倍提高系统的数据处理能力，所以多核互连技术的研宄已经成为新兴的热点问题。
[0003]基于链路层数据传输技术，虽然该技术复杂度较高，但是可以实现多片芯片之间的数据有效共享，最大限度提高系统效率，这对于解决数通系统对于数据处理速度以及效率日益增长的强烈要求是最直接有效的手段。
[0004]但是由于技术复杂度高，国内很少有机构或者公司掌握相应的片间高速互联的链路层设计方法和系统。
【发明内容】
[0005]为此，需要提供一种实现片间高速互联的链路层的技术方案，用以解决多个芯片在进行数据交互过程中交互速度慢、效率低、性能差等问题。
[0006]为实现上述目的，发明人提供了一种片间高速互联的链路层系统，所述系统包括多个芯片，所述芯片包括链路层逻辑电路和PCS层逻辑电路；所述链路层逻辑电路包括数据校验?？?，协议包通道管理?？?，链路层传输?？?；所述PCS层逻辑电路包括链路训练?？?，PCS层传输?？?，接口控制?？?，数据编码?？?，数据解码?？?，数据加扰?？楹褪萁馊拍？?；所述链路层逻辑电路与PCS层逻辑电路连接；
[0007]所述链路训练?？橛糜诮辛绰费盗?，同步不同芯片之间的PCS层；
[0008]所述PCS层传输?？橛糜诮邮樟硪恍酒氖?，所述另一芯片数据为另一芯片通过PMA物理介质子层发送至PCS层传输?？榈氖?；所述接口控制?？橛糜诳刂芇CS层与PMA物理介质子层的接口连接；
[0009]所述数据解码?？槎允萁薪饴?，所述数据解扰?？槎允萁薪馊?；
[0010]所述数据校验?？榧觳馐菔欠裾?，所述协议包通道管理?？橛糜谠谑菪Ｑ槟？榧觳馐菡泛蠖允萁型ǖ狼止芾?，所述链路层传输?？橛糜诮ǖ狼趾蟮氖荽渲列椴?；
[0011]所述加扰?？橛糜诙允萁屑尤?，所述数据编码?？橛糜诙允萁斜嗦?；
[0012]所述PCS层传输?？橛糜诮嗦牒蟮氖萃ü齈MA物理介质子层发送至另一芯片。
[0013]进一步地，所述PMA物理介质子层包括高速serdes，所述高速serdes的数量为一条以上。
[0014]进一步地，所述PCS层逻辑电路还包括数据加密?？楹褪萁饷苣？?；
[0015]所述数据加密?？橛糜诙允萁屑用?；
[0016]所述数据解密?？橛糜诙约用艿氖萁薪饷?。
[0017]进一步地，所述链路层逻辑电路还包括重传控制?？?；
[0018]所述重传控制?？橛糜谠谑菪Ｑ槟？榧觳獾绞荽湟斐Ｊ狈⒊鍪葜卮肭?，或者，所述重传控制?？橛糜谠诮邮盏绞葜卮肭蠛?，对数据进行备份并再次传输。
[0019]进一步地，所述链路层逻辑电路还包括中断请求?？?；
[0020]所述中断请求?？橛糜谠谥卮刂颇？榉⒊龅氖葜卮肭蟠问ど桡兄岛?，发起数据中断请求。
[0021]发明人还提供了一种片间高速互联的链路层设计方法，所述方法应用于片间高速互联的链路层系统，所述系统包括多个芯片，所述芯片包括链路层逻辑电路和PCS层逻辑电路；所述链路层逻辑电路包括数据校验?？?，协议包通道管理?？?，链路层传输?？?；所述PCS层逻辑电路包括链路训练?？?，PCS层传输?？?，接口控制?？?，数据编码?？?，数据解码?？?，数据加扰?？楹褪萁馊拍？?；所述链路层逻辑电路与PCS层逻辑电路连接；
[0022]所述方法包括以下步骤:
[0023]链路训练?？榻辛绰费盗?，同步不同芯片之间的PCS层；
[0024]接口控制?？榭刂芇CS层与PMA物理介质子层的接口连接，PCS层传输?？榻邮樟硪恍酒氖?，所述另一芯片数据为另一芯片通过PMA物理介质子层发送至PCS层传输?？榈氖?；
[0025]数据解码?？槎允萁薪饴?，数据解扰?？槎允萁薪馊?；
[0026]数据校验?？榧觳馐菔欠裾?，若数据正确则协议包通道管理?？槎允萁型ǖ狼止芾?，链路层传输?？榻ǖ狼趾蟮氖荽渲列椴?；若数据不正确则将该数据丢弃；
[0027]或者，所述方法包括以下步骤:
[0028]链路训练?？榻辛绰费盗?，同步不同芯片之间的PCS层；
[0029]协议包通道管理?？槎孕椴惴⑺偷氖萁型ǖ狼止芾?；
[0030]数据校验?？榧觳馐菔欠裾?，若数据正确则据加扰?？槎允萁屑尤?，数据编码?？槎允萁斜嗦?；若数据不正确则将该数据丢弃；
[0031]接口控制?？榭刂芇CS层与PMA物理介质子层的接口连接，PCS层传输?？榻嗦牒蟮氖萃ü齈MA物理介质子层发送至另一芯片。
[0032]进一步地，所述PMA物理介质子层包括高速serdes，所述高速serdes的数量为一条以上。
[0033]进一步地，所述PCS层逻辑电路还包括数据加密?？楹褪萁饷苣？?；则所述方法包括:
[0034]数据加密?？槎允萁屑用?；
[0035]数据解密?？槎约用艿氖萁薪饷?。
[0036]进一步地，所述链路层逻辑电路还包括重传控制?？?；所述方法还包括:
[0037]重传控制?？樵谑菪Ｑ槟？榧觳獾绞荽湟斐Ｊ狈⒊鍪葜卮肭?，或者，重传控制?？樵诮邮盏绞葜卮肭蠛?，对数据进行备份并再次传输。
[0038]进一步地，所述链路层逻辑电路还包括中断请求?？?；则所述方法还包括:
[0039]中断请求?？樵谥卮刂颇？榉⒊龅氖葜卮肭蟠问ど桡兄岛?，发起数据中断请求。
[0040]区别于现有技术，上述技术方案所述的一种实现片间高速互联的链路层设计方法和系统，所述系统包括多个芯片，所述芯片包括链路层逻辑电路和PCS层逻辑电路；所述链路层逻辑电路包括数据校验?？?，协议包通道管理?？?，链路层传输?？?；所述PCS层逻辑电路包括链路训练?？?，PCS层传输?？?，接口控制?？?，数据编码?？?，数据解码?？?，数据加扰?？楹褪萁馊拍？?；所述链路层逻辑电路与PCS层逻辑电路连接；所述方法包括以下步骤:首先链路训练?？榻辛绰费盗?，同步不同芯片之间的PCS层；而后接口控制?？榭刂芇CS层与PMA物理介质子层的接口连接，PCS层传输?？榻邮樟硪恍酒氖?，所述另一芯片数据为另一芯片通过PMA物理介质子层发送至PCS层传输?？榈氖?；而后数据解码?？槎允萁薪饴?，数据解扰?？槎允萁薪馊?；而后数据校验?？榧觳馐菔欠裾?，若数据正确则协议包通道管理?？槎允萁型ǖ狼止芾?，链路层传输?？榻ǖ狼趾蟮氖荽渲列椴?；若数据不正确则将该数据丢弃；或者，所述方法包括以下步骤:首先链路训练?？榻辛绰费盗?，同步不同芯片之间的PCS层；而后协议包通道管理?？槎孕椴惴⑺偷氖萁型ǖ狼止芾?；而后数据校验?？榧觳馐菔欠裾?，若数据正确则据加扰?？槎允萁屑尤?，数据编码?？槎允萁斜嗦?；若数据不正确则将该数据丢弃；而后接口控制?？榭刂芇CS层与PMA物理介质子层的接口连接，PCS层传输?？榻嗦牒蟮氖萃ü齈MA物理介质子层发送至另一芯片。上述方法和系统不仅提供了一种多芯片之间片间高速互联的链路层的整体架构，同时可以实现个芯片之间快速进行数据交互，大大提升了数据传输处理的效率，因而在集成电路设计领域具有广阔的市场前景。
【附图说明】
[0041]图1为本发明一实施例所述的实现片间高速互联的链路层系统的芯片的示意图；
[0042]图2为本发明另一实施例所述的实现片间高速互联的链路层系统的示意图；
[0043]图3为本发明一实施例所述的实现片间高速互联的链路层设计方法的流程图；
[0044]图4为本发明另一实施例所述的实现片间高速互联的链路层设计方法的流程图。
[0045]附图标记说明:
[0046]101、链路层逻辑电路；110、链路层传输?？?；111、数据校验?？?；112、协议包通道管理?？?；113、重传控制?？?；114、中