，并且步骤1408中提供的等 待将足够。然而，当比较元件1208是相位检测器时，可能花费多个相位检测器循环来判定 第一和第二相位旋转器是否被锁定。虽然步骤1408提供此时间用于初始第二相位旋转器 选择，但步骤1415中的等待状态可被用于测试步骤1414对第二相位旋转器的任何递增。
[0073] 仍然参考图14,在已经以1406中设定的相位和权重条件测试了所有第二相位旋 转器之后，使用包括步骤1416和1417的步骤组1424来判定是否已经测试了用于第二相 位旋转器的所有希望相位和权重组合。如果没有，将下一相位和权重组合提供到多个第二 相位旋转器中的所有第二相位旋转器，并且处理返回到步骤1407。穿过1407、1408、1409、 1410、1413、1414、1415、1416和1417的循环继续，直到针对在1405中设定的第一相位旋转 器权重，已经在所有希望的相位和权重组合中测试了该多个第二相位旋转器?？梢岳嗨朴?图7的处理700中描述的方式实施步骤组1424。
[0074] 继续参照图14,当步骤1416是真或肯定时，处理移动到步骤组1425,其包括步骤 1418和1419?？梢岳嗨朴谕?的处理700的方式实施步骤组1425的功能，但要检查以确保 已经检测了针对第一相位旋转器的所有希望的相位和权重组合。如果还未检测所有组合， 则选择要为第一相位旋转器测试的设定组中的下一个相位和权重设定，并且处理返回到步 骤1406,在步骤1406中，重复内测试循环，该内测试循环针对当前的第一相位旋转器相位 和权重设定，以所有希望的相位和权重组合来检查所有第二相位旋转器。一旦覆盖了所有 第一相位旋转器相位和权重，处理退出到步骤1421，在步骤1421中，记录成功测试条件，接 着进行步骤1422,其是相位旋转器测试以通过的结果退出。
[0075] 图15示出了根据本发明的方面的测试结构1500的实施例。结构1500包括元件和 信号1501-1511，其可以分别类似于图12的结构1200的对应元件和信号1201-1211。在实 施例中，具有相位输出151、的第一相位旋转器150、仅可经由开关1505。连接到第二测试 总线1507,而开关控制1504控制从测试中的多个相位旋转器中进行选择。由源1512利用 可选的开关150?和控制1502来提供用于第一测试总线1506的频率/相位源?？梢源有?片外或从另一芯片上源提供相位/频率源1512。源1512与作为对每个相位旋转器1501^ 的输入而生成的相位时钟之间的相位关系是已知的，以便生成结果预测?？裳≡裥缘靥峁?具有控制1502的开关1503。，以在非相位旋转器测试模式中禁用/稳定单元1508。
[0076] 图16示出了根据本发明的方面的处理流1600。具体地，流程1600是可与图15的 测试结构1500 -起使用的测试流，并且参照图15中使用的附图标记来描述该流程的一些 步骤。流程1600类似于图14的流程1400,至少一个例外在于：因为相位旋转器150、是可 连接到第二测试总线1507的多个相位旋转器中的一部分，所以不需要初始化用于第一相 位旋转器的相位和权重选择。处理在1601中开始。在步骤1602,判定相位旋转器测试模式 是否活动/被启动。如果相位旋转器测试非活动，则在步骤1620中退出相位旋转器测试处 理。替代地，如果相位旋转器测试在进行中，则在步骤1603中设定初始时钟源相位，并在步 骤1605中锁定PLL。
[0077] 在步骤1606,将多个第二相位旋转器设定为第一相位和权重设定，使得多个第二 相位旋转器中的每个相位旋转器应该具有相同的输出相位。在步骤1607,将多个第二相位 旋转器中的第一相位旋转器连接到测试总线。在步骤1608,执行相位设置和期望值生成。在 包括步骤1609、1610、1613、1614以及可选的步骤1615的循环中，根据参照图14中的流程 1400提供的描述，执行在固定的相位和权重设定处检查多个第二相位旋转器中的每个相位 旋转器。其它步骤1616和1617提供附加循环，以验证多个第二相位旋转器所希望的相位 和权重的全集处的功能性。
[0078] 在步骤1618,判定在步骤1603中的设定之外是否有任何附加的输入相位需要用 于测试相位旋转器1501^。如果需要附加的相位，则在步骤1619设置下一相位，并且在步 骤1605重新锁定PLL。此循环继续，直到测试了所有感兴趣的时钟源相位。一旦覆盖了所 有第一相位旋转器相位和权重，处理退出到步骤1621，在步骤1621中记录成功测试条件， 接着进行步骤1622,其是相位旋转器测试以通过的结果退出。
[0079] 在流程1600的实施例中，外部时钟相位是用于PLL参考（或者替代地，延迟线参 考）的时钟相位。这施加了相位旋转器1501^的相位输入与来自相位旋转器的期望相位 输出1511^2间的已知关系。如果外部时钟相位不被用于锁定PLL，则仍然可以用如下的 测试流，在该测试流中，步骤1619循环到步骤1606,并且确定连接到第一测试总线1506的 测试时钟参考1512与相位旋转器1501^的相位输入之间的相位关系以便提供结果预测。 替代地，可以使用相位锁定测试的方法，诸如参考图27所描述的。步骤1618和1619是可 选的。由于在步骤1616的成功退出时，已经为测试中的多个相位旋转器验证了相位和权重 连接/功能两者，所以可以不需要附加相位进行测试。
[0080] 图17示出了根据本发明的方面的测试结构1700的实施例。结构1700包括元件 和信号1701-1711，其可以分别类似于图12的结构1200的对应元件和信号1201-1211。在 实施例中，开关1703。被配置为选择性地将从PLL 1712输出的参考PLL反馈相位1713连接 到第一测试总线1706。PLL反馈相位1713还连接到用于改变提供到PLL 1712的输入端的 反馈相位1715的测试相位旋转器1714?？刂葡?716可被用于改变反馈的相位，并因此移 动被提供用于第一测试总线1706上的比较的反馈相位1713的相位，控制线1716可以是外 部可控的，或者来自于BIST结构，诸如图9的BIST 915。PLL输入1711是参考时钟。虽然 图15的参考时钟1511使用相移，以便在多个相位处测试相位旋转器1501^，但参考1711 的相位移动不是必须的，因为经由相位旋转器1714提供参考时钟的移动?？梢允÷韵辔恍?转器1714的测试，作为所述相位旋转器测试的部分，但相位旋转器1714的测试可以是PLL 锁定测试的部分，PLL锁定测试优选在任何相位旋转器测试之前进行。
[0081] 图18示出了根据本发明的方面的处理流1800。具体地，流程1800是可以与图 17的测试结构1700 -起使用的测试流，例如用于测试相位旋转器1701^，参照图17中使 用的附图标记描述流程1800的某些步骤。在一些方面中，可以类似于图16的流程1600 的对应步骤 1601、1602、1605-1617、1620-1622 的方式执行步骤 1801、1802、1805-1817、 1820-1822。
[0082] 在实施例中，步骤1818包括判定是否已经测试了所有希望的PLL相位旋转器设 定，并且步骤1819包括将PLL相位旋转器设定前移到下一希望值。因为图7的结构1700 依赖于PLL 1712,步骤1819退出到步骤1805以便重新锁定PLL 1712。步骤1818和1819 是可选的，因为从步骤1816的成功退出保证了至少已经测试了多个相位旋转器的所有相 位输入连接和所有权重输入连接以及期望功能性。
[0083] 图19示出了根据本发明的方面的测试结构1900。结构1900是混合信号结构，其 包括形成围绕模拟子单元1914的包裹的BIST 1915。模拟子单元1914包括相位旋转器 1901Q:n，其可以与图9的结构900的相位旋转器901 Q:n相同。BIST 1915包括多路器1917Q:n， 其可以与图9的结构900的多路器917Q:n相同。图19中描绘的信号1911-1913U918和 1919可以分别与图9中描绘的信号911-913、918和919相同或类似。
[0084] 在实施例中，模拟子单元1914包括多个逻辑/相位检测器单元元件1908Q:n，其中 每个可以与图9的结构900的元件908相同或类似。元件1908^的每个实例被专用于相 位旋转器1901^的一个实例。元件1908^的所有实例共享由BIST 1915提供的共同控制 /调谐1909以及共同的第一测试总线连接1920。在此方式中，针对共同的时钟参考测试每 个相位旋转器1901^。在结构1900中，并行地测试所有相位旋转器1901^，降低了附加硬 件的耗费的循环时间。输出1910^中指示的测试相位旋转器1901^的结果被存储在锁存 器1916^中，其可以类似于图9的锁存器916。
[0085] 图20示出了根据本发明的方面的处理流2000。具体地，流程2000是可以与图19 的测试结构1900 -起使用的测试流，例如用于测试相位旋转器1901b，并且参照图19中使 用的附图标记描述流程2000中的某些步骤。
[0086] 在实施例中，针对公共参考1920是测试中的多个相位旋转器之一的情况画出了 流程2000,例如在图12的结构1200中。处理在2001中开始。在步骤2002,判定相位旋转 器测试模式是否活动/被启动。如果相位旋转器测试非活动，则在步骤2020中退出相位 旋转器测试处理。替代地，如果相位旋转器测试在进行中，则在步骤2003中锁定PLL，并且 在步骤2005中将连接到第一测试总线的相位旋转器的相位和权重设定为第一值。在步骤 2006中将所有剩余相位旋转器设定为共同相位和权重。
[0087] 在步骤2007,在等待状态期间进行相位旋转器安排，并且生成期望（例如期望 值）。步骤2009和2010采样检查结果，并将其与来自步骤2007的期望值进行比较。针对 每个唯一的相位旋转器1901^和采样器1908^对，并行地进行步骤2009和2010。只要结 果满足期望，则处理将移动到步骤2016,在步骤2016中判定是否已经覆盖了希望测试的所 有相位和权重组合。如果它们还未被覆盖，则在步骤2017,递增所有不用作共同参考1920 的相位旋转器，并且穿过步骤2007的循环将重复，直到所有组合都被测试。所有相位旋转 器的并行检查消除了流程中的内循环。如在先前流程（例如流程1800)中，可以参照图7 的流程700描述的方式实施子组2024。
[0088] 从步骤2016的成功退出之后，可选地执行步骤2018和2019,它们检查和递增向 结构1900内的输入1920提供参考的时钟源。当源是测试中的多个相位旋转器之一时，此 循环被用于为生成输入1920的第一相位旋转器测试所有希望的相位和权重组合。另一方 面，如果输入1920是外部提供的源的或者来自于PLL，例如图17中所示，则这些步骤可以被 省略。替代地，可以将测试递增目标和处理前进适配于图16或图18中所描述的，用于外循 环。
[0089] 图21示出了根据本发明的方面的用于相位旋转器测试的模式集，显示了相位比 较结果的逻辑功能测试。如图21中所示，将第一时钟源与第二时钟源进行比较。第一时钟 源可以由相位旋转器、外部源或PLL提供。第二时钟源可以由测试中的相位旋转器使用第 一模式类型提供，第一模式类型被期望在第一和第二时钟源之间提供相位对准。第二模式 类型可被提供给测试中的相位旋转器，第二模式类型被期望在第一和第二时钟源之间提供 180度的相位失准。
[0090] 图21示出了针对第一模式类型的两个测试"对准的测试（与）"和"对准的测试 (同或）"。图21示出了在两个配置中针对第二模式类型的与测试：第一，信号{210U211 1。，2121。，2131。，2141。，2151。}的正脉冲名义上（nominally)早于信号{21012111^2121" 21312141,2151]的正脉冲；第二，信号{2101211121212131^21412151^ 的正脉 冲名义上晚于信号{210121112121213121412151^的正脉冲。定时标记2180和 2190显示了相对于第一时钟源{2101。，2111。，2121。，2131。，2141。，2151。}的上升和下降沿的 触发点，第一时钟源被用于采样逻辑输出{2102, 2112, 2122, 2131，2142, 2152}。图21中的 模式将一对时钟源区分，该对时钟源被从部分不对准、完全不对准或有一个或多个节点被 粘?。╯tuck)的脉冲合适地对准。图21的图覆盖了第二时钟源{214L215U被粘住的情 况。当第一时钟{2141^,2151^}中的任一被粘住时，...