权重选择和相位旋转器功能性 获得的测试覆盖。步骤2721和2722包括记录测试结果和退出测试。
[0110] 图28是在半导体设计、制造和/或测试中使用的设计过程的流程图。例如在半导 体IC逻辑设计、仿真、测试、布图和制造中使用的示例性设计流程2900的方块图。设计流 程2900包括用于处理设计结构或器件以产生上述以及图3, 5, 9-12, 15, 17,和19中示出的 设计结构和/或器件的逻辑上或其他功能上等效表示的过程、机器和/或机制。由设计流 程2900处理和/或产生的设计结构可以在机器可读传输或存储介质上被编码以包括数据 和/或指令，所述数据和/或指令在数据处理系统上执行或以其他方式处理时，产生硬件组 件、电路、器件或系统的逻辑上、结构上、机械上或其他功能上的等效表示?；靼ǖ幌?于用于IC设计过程（例如设计、制造或仿真电路、组件、器件或系统）的任何机器。例如， 机器可以包括：用于产生掩模的光刻机、机器和/或设备（例如电子束直写仪）、用于仿真 设计结构的计算机或设备、用于制造或测试过程的任何装置，或用于将所述设计结构的功 能上的等效表示编程到任何介质中的任何机器（例如，用于对可编程门阵列进行编程的机 器）。
[0111] 设计流程2900可随被设计的表示类型而不同。例如，用于构建专用IC(ASIC)的 设计流程2900可能不同于用于设计标准组件的设计流程2900,或不同于用于将设计实例 化到可编程阵列（例如，由Altera? Inc.或XUinx? Inc.提供的可编程门阵列（PGA)或 现场可编程门阵列（FPGA))中的设计流程2900。
[0112] 图28示出了多个此类设计结构，其中包括优选地由设计过程2910处理的输入设 计结构2920。设计结构2920可以是由设计过程2910生成和处理以产生硬件器件的逻辑上 等效的功能表示的逻辑仿真设计结构。设计结构2920还可以或备选地包括数据和/或程 序指令，所述数据和/或程序指令由设计过程2910处理时，生成硬件器件的物理结构的功 能表示。无论表示功能和/或结构设计特性，均可以使用例如由核心开发人员/设计人员 实施的电子计算机辅助设计（ECAD)生成设计结构2920。当编码在机器可读数据传输、门 阵列或存储介质上时，设计结构2920可以由设计过程2910内的一个或多个硬件和/或软 件?？榉梦屎痛硪苑抡婊蛞云渌绞皆诠δ苌媳硎纠缤?, 5, 9-12, 15, 17,和19中示 出的那些电子组件、电路、电子或逻辑?？?、装置、器件或系统。因此，设计结构2920可以包 括文件或其他数据结构，其中包括人类和/或机器可读源代码、编译结构和计算机可执行 代码结构，当所述文件或其他数据结构由设计或仿真数据处理系统处理时，在功能上仿真 或以其他方式表示电路或其他级别的硬件逻辑设计。此类数据结构可以包括硬件描述语言 (HDL)设计实体或遵循和/或兼容低级HDL设计语言（例如Verilog和VHDL)和/或高级 设计语言（例如C或C++)的其他数据结构。
[0113] 设计过程2910优选地采用和结合硬件和/或软件?？?，所述?？橛糜诤铣?、转换 或以其他方式处理图3, 5, 9-12, 15, 17,和19中示出的组件、电路、器件或逻辑结构的设计/ 仿真功能等价物以生成可以包含设计结构（例如设计结构2920)的网表2980。网表2980 例如可以包括编译或以其他方式处理的数据结构，所述数据结构表示描述与集成电路设计 中的其他元件和电路的连接的线缆、分离组件、逻辑门、控制电路、I/O设备、模型等的列表。 网表2980可以使用迭代过程合成，其中网表2980被重新合成一次或多次，具体取决于器件 的设计规范和参数。对于在此所述的其他设计结构类型，网表2980可以记录在机器可读数 据存储介质上或编程到可编程门阵列中。所述介质可以是非易失性存储介质，例如磁或光 盘驱动器、可编程门阵列、压缩闪存或其他闪存。此外或备选地，所述介质可以是可在其上 经由因特网或其他适合联网手段传输和中间存储数据分组的系统或高速缓冲存储器、缓冲 器空间或导电或光导器件和材料。
[0114] 设计过程2910可以包括用于处理包括网表2980在内的各种输入数据结构类型的 硬件和软件?？?。此类数据结构类型例如可以驻留在库元件2930内并包括一组常用元件、 电路和器件，其中包括给定制造技术（例如，不同的技术节点，32纳米、45纳米、90纳米等） 的模型、布图和符号表示。所述数据结构类型还可包括设计规范2940、特征数据2950、检验 数据2960、设计规则2970和测试数据文件2985,它们可以包括输入测试模式、输出测试结 果和其他测试信息。设计过程2910还可例如包括标准机械设计过程，例如用于诸如铸造、 成型和模压成形等操作的应力分析、热分析、机械事件仿真、过程仿真?；瞪杓屏煊虻募?术人员可以在不偏离本发明的范围和精神的情况下理解在设计过程2910中使用的可能机 械设计工具和应用的范围。设计过程2910还可包括用于执行诸如定时分析、检验、设计规 则检查、放置和路由操作之类的标准电路设计过程的?？?。
[0115] 设计过程2910采用和结合逻辑和物理设计工具（例如HDL编译器）以及仿真 建模工具以便与任何其他机械设计或数据（如果适用）一起处理设计结构2920连同示 出的部分或全部支持数据结构，从而生成第二设计结构2990。设计结构2990以用于机 械设备和结构的数据交换的数据格式（例如以IGES、DXF、Parasolid XT、JT、DRC或任何 其他用于存储或呈现此类机械设计结构的适合格式）驻留在存储介质或可编程门阵列 上。类似于设计结构2920,设计结构2990优选地包括一个或多个文件、数据结构或其他 计算机编码的数据或指令，它们驻留在传输或数据存储介质上，并且由ECAD系统处理时生 成理图3, 5, 9-12, 15, 17,和19中示出的本发明的一个或多个实施例的逻辑上或以其他 方式在功能上等效的形式。在一个实施例中，设计结构2990可以包括在功能上仿真理图 3, 5, 9-12, 15, 17,和19中示出的器件的编译后的可执行HDL仿真模型。
[0116] 设计结构2990还可以采用用于集成电路的布图数据交换的数据格式和/或符 号数据格式（例如以GDSII (GDS2)、GL1、OASIS、图文件或任何其他用于存储此类设计 数据结构的适合格式存储的信息）。设计结构2990可以包括信息，例如符号数据、图文 件、测试数据文件、设计内容文件、制造数据、布图参数、线缆、金属级别、通孔、形状、用于 在整个生产线中路由的数据，以及制造商或其他设计人员/开发人员制造上述以及理图 3, 5, 9-12, 15, 17,和19中示出的器件或结构所需的任何其他数据。设计结构2990然后可 以继续到阶段2995,例如，在阶段2995,设计结构2990 :继续到流片（tape-out)，被发布到 制造公司、被发布到掩模室（mask house)、被发送到其他设计室，被发回给客户等。
[0117] 上述方法用于集成电路芯片制造。制造者可以以原始晶片形式（即，作为具有多 个未封装芯片的单晶片）、作为裸小片或以封装的形式分发所得到的集成电路芯片。在后者 的情况中，以单芯片封装（例如，引线固定到母板的塑料载体或其他更高级别的载体）或多 芯片封装（例如，具有一个或两个表面互连或掩埋互连的陶瓷载体）来安装芯片。在任何 情况下，所述芯片然后都作为（a)中间产品（如母板）或（b)最终产品的一部分与其他芯 片、分离电路元件和/或其他信号处理装置集成。最终产品可以是任何包括集成电路芯片 的产品，范围从玩具和其他低端应用到具有显示器、键盘或其他输入设备及中央处理器的 高级计算机产品。
[0118] 出于示例目的给出了对本发明的各种实施例的描述，但所述描述并非旨在是穷举 的或限于所公开的各实施例。在不偏离所描述的实施例的范围和精神的情况下，对于本领 域的技术人员而言，许多修改和变化都将是显而易见的。在此使用的术语的选择是为了最 佳地解释各实施例的原理、实际应用或对市场中存在的技术的技术改进，或者使本领域的 其他技术人员能够理解在此公开的各实施例。
【主权项】
1. 一种用于测试相位旋转器的电路，包括： 比较元件，包括第一输入端和第二输入端，其中所述比较元件被配置为将提供在所述 第一输入端的第一信号的第一相位与提供在所述第二输入端的第二信号的第二相位进行 比较； 第一测试总线，连接到所述第一输入端；以及 第二测试总线，连接到所述第二输入端。
2. 如权利要求1所述的电路，其中所述比较元件包括可调逻辑。
3. 如权利要求1所述的电路，其中所述比较元件包括可调与门。
4. 如权利要求1所述的电路，其中所述比较元件包括相位检测器。
5. 如权利要求1所述的电路，其中： 所述多个相位旋转器的第一子集与所述第一测试总线关联，并且选择性地可连接到所 述第一测试总线；以及 所述多个相位旋转器的第二子集与所述第二测试总线关联，并且选择性地可连接到所 述第二测试总线。
6. 如权利要求1所述的电路，其中： 所述多个相位旋转器中的单个相位旋转器选择性地可连接到所述第一测试总线；以及 所述多个相位旋转器中除了所述单个相位旋转器之外的所有其它相位旋转器选择性 地可连接到所述第二测试总线。
7. 如权利要求1所述的电路，其中与所述多个相位旋转器分离的相位源选择性地可连 接到所述第一测试总线。
8. 如权利要求7所述的电路，其中所述相位源包括锁相环（PLL)的输出。
9. 如权利要求8所述的电路，还包括所述PLL的反馈环中的测试相位旋转器。
10. 如权利要求1所述的电路，其中所述比较元件的输出是所述第一相位与所述第二 相位之间的相位关系的函数。
11. 一种用于测试相位旋转器的系统，包括： 第一测试总线，连接到比较元件的第一输入端； 第二测试总线，连接到所述比较元件的第二输入端；以及 控制电路，被配置为： 选择性地将第一相位源连接到所述第一测试总线； 选择性地将第二相位源连接到所述第二测试总线，所述第二相位源包括多个相位旋转 器之一的输出； 存储所述比较元件的输出；以及 向所述多个相位旋转器提供输入。
12. 如权利要求11所述的系统，其中所述控制电路包括内置自测试（BIST)结构。
13. 如权利要求11所述的系统，其中所述控制电路被配置为向所述比较元件提供控制 信号和调谐信号之一。
14. 如权利要求11所述的系统，其中通过所述控制单元提供给所述多个相位旋转器的 输入包括相位和权重设定。
15. 如权利要求11所述的系统，其中所述比较元件的输出是所述第一相位源与所述第 二相位源之间的相位关系的函数。
16. 如权利要求15所述的系统，还包括逻辑，其配置为将所述比较元件的输出与所述 第一相位源与所述第二相位源之间的预定期望相位关系进行比较。
17. -种用于测试相位旋转器的方法，包括： 将第一相位源连接到比较元件的第一输入端； 将第二相位源连接到比较元件的第二输入端，其中所述第二相位源包括选择性地可连 接到所述第二输入端的多个相位旋转器之一的输出； 生成所述第一相位源与所述第二相位源之间的相位关系的期望值；以及 将所述期望值与所述比较元件的输出进行比较。
18. 如权利要求17所述的方法，其中所述第一相位源包括以下之一： 所述多个相位旋转器中的另一个的输出；以及 锁相环的输出。
19. 如权利要求17所述的方法，还包括： 选择针对所述第一相位源的第一相位和第一权重中的至少一个；以及 选择针对所述第二相位源的第二相位和第二权重中的至少一个。
20. 如权利要求17所述的方法，还包括：针对所述多个相位旋转器中的每一个，重复所 述连接所述第二相位源、所述生成以及所述比较。
【专利摘要】本发明提供了用于测试相位旋转器的电路、系统和方法。用于测试相位旋转器的电路包括比较元件，其包括第一输入端和第二输入端，其中所述比较元件被配置为将提供在所述第一输入端的第一信号的第一相位与提供在所述第二输入端的第二信号的第二相位进行比较。所述电路还包括连接到所述第一输入端的第一测试总线以及连接到所述第二输入端的第二测试总线。
【IPC分类】G06F17-50
【公开号】CN104778295
【申请号】CN201410736228
【发明人】R.G.杰罗维茨, S.B.希金斯, J.A.亚丹扎
【申请人】国际商业机器公司
【公开日】2015年7月15日
【申请日】2014年12月4日
【公告号】US20150198661